PCIe Blog

NVME-MI Message란 무엇입니까?NVMe SSD와 같은 NVMe 장치를 관리하기 위한 특정 명령(예: 펌웨어 업데이트, 로그 읽기, 건강 상태 확인) 및 그에 대한 응답을 담고 있는 구조화된 데이터입니다. NVMe-MI 사양에 정의된 특정 형식과 의미를 가집니다. NVMe-MI Message는 최대 크기는 4224 byte 입니다. (4096 + 128 bytes). 이 크기는 Message Header 와 Message Integrity check를 포함한 것입니다. MCTP(Management Component Transport Protocol) Message 란 무엇입니까?NVMe-MI Message를 실어 나르는 하위 계층 전송 단위 입니다. 다시 말해서 큰 사이즈의 메시지를 작은 단위..

기사 리뷰 입니다. HBM4 순위 1. SK Hynix2025년 3월 샘플 제공, 하반기 양산 타겟4F 스퀘어 버티컬 게이트 기술3D D램으로 고집적, 저전력 동시 달성 2. Micron2025년 5월시제품 출시, 2026 양산TSMC와 협력 강화 3. Samsung - 설계올 3분기 성능 검증 6세대 10나노급 D램 기반 HBM4 개발 관건은 누가 엔비디아의 차세대 AI칩 루빈에 HBM4 를 납품하느냐다 https://www.youtube.com/watch?v=h7e-dfFF-MI

세계 반도체 시장 통계(World Semiconductor Trade Statistics)에 따르면, 2025년 1분기 전 세계 반도체 시장 매출은 1,677억 달러로 전년 동기 대비 18.8% 증가했으며, 전 분기 대비로는 2.8% 감소한 것으로 나타났습니다. 2025년 1분기는 대부분 주요 반도체 업체들에게 다소 부진한 시기였습니다. 아래 표에 나열된 16개 기업 중 10곳은 2024년 4분기 대비 매출이 감소했으며, Broadcom의 -0.1%에서부터 STMicroelectronics 및 KIOXIA Group의 20% 이상 감소에 이르기까지 다양했습니다. 반면, 6개 기업은 매출 증가를 기록했는데, Texas Instruments가 1.5%, NVIDIA가 12% 증가했습니다. 2025년 2분기 ..

Polling State  지금까지 링크는 Electrical Idle(전기적 유휴) 상태에 있었습니다. 그러나 Polling 상태에서는 LTSSM TS1 및 TS2 Ordered Set이 두 개의 연결된 장치 간에 교환됩니다. 이 상태의 주요 목적은 두 장치가 서로의 신호를 올바르게 해석할 수 있도록 하는 것입니다. 즉, 각 장치가 상대방이 전송하는 비트 스트림을 인식하고, 비트 락(Bit Lock) 및 심볼 락(Symbol Lock)을 설정하며, 극성 반전(Polarity Inversion) 문제를 해결해야 합니다. 이 과정이 완료되면, 각 장치는 링크 파트너로부터 TS1 및 TS2 Ordered Set을 성공적으로 수신하게 됩니다. (이 과정의 하위 상태(Substate)에 대한 자세한 내용은 Fi..

Detect State  Figure 14-8은 Detect(탐색) 상태와 관련된 두 개의 하위 상태(Substate) 및 전이(Transition)를 나타냅니다. Detect 상태에서 수행되는 동작은 각 송신기(Transmitter)가 링크 반대편에 수신기(Receiver)가 존재하는지를 감지하는 과정에서 이루어집니다. 하위 상태가 단 두 개뿐이고 비교적 단순하기 때문에, 바로 하위 상태(Substate) 설명으로 넘어가겠습니다.Detect.Quiet이 하위 상태(substate)는 모든 리셋(기능 수준 리셋(Function Level Reset) 제외) 또는 전원 켜짐(Power-Up) 이벤트 이후 진입 는 초기 상태입니다. 리셋 후 20ms 이내에 반드시 이 상태로 진입해야 합니다. 또한, 다른 상..

4.2.6 Link Training and Status State Machine (LTSSM) Descriptions  TSSM 상태는 Figure 4-67에 나와 있으며, 이 상태들은 다음 섹션에서 설명됩니다.링크 트레이닝 및 상태 상태 머신(LTSSM)에 지정된 모든 타임아웃 값은 별도로 명시되지 않는 한 기본값에서 -0초, +50%의 범위를 갖습니다. 모든 타임아웃 값은 기본 리셋(Fundamental Reset) 후에 지정된 값으로 설정되어야 합니다. 또한, 모든 카운터 값도 기본 리셋 후에 지정된 값으로 설정되어야 합니다. 4.2.6.1 Detect Overview 포트는 트레이닝 Ordered Set을 전송하고 수신된 트레이닝 Ordered Set에 응답합니다. 이 상태에서는 비트 락(Bit ..

아래 문서는 [PCI Express Base Specification Revision 5.0 Version 1.0 , 22 May 2019] 기준으로 작성 되었습니다.  Lane Margining at Recevier 는 PCIe 4.0 부터(16.0 GT/s 이상의 데이터 속도를 지원하는 포트에만) 적용되기 시작한 기능입니다. PCIe component 들 사이의 link 의 signial margin 을 측정할 수 있는 매우 효과 적인 방법입니다. Margining 테스트가 완료 되면 하당 PCIe Lane의 eye diagram 과 비슷한 데이터를 얻을 수 있습니다.   아래와 같이 PCIe 디바이스들이 연결되어 있다고 가정해 보겠습니다. CPU는 1. CPU 와 RC의 downstream port..

CXL 설계 자산 전문기업 파네시아가 12일 뉴스핌이 개최한 '제6회 대한민국 중소·스타트업 대상'에서 중소벤처기업진흥공단 이사장상(스타트업 부문 대상)에 선정됐다. 이번 행사는 유망 중소기업과 벤처기업을 발굴해 한국 경제의 신성장 동력으로 육성하자는 취지로 마련됐다. 권미령 파네시아 CSO(최고 전략 책임자)는 사전 인터뷰를 통해 "창의적인 아이디어로 새로운 시장을 열어나가는 유망 스타트업에 주어지는 상을 받게 되어 영광"이라며 "2015년부터 메모리 확장 및 공유 솔루션을 연구하며 쌓아온 기술력을 인정받은 것 같다"고 소감을 밝혔다. 지난 2022년 8월 설립된 파네시아는 차세대 연결 기술인 컴퓨트익스프레스링크(CXL)를 활용한 메모리 확장·공유 솔루션을 전문적으로 개발하는 팹리스 스타트업이다. CX..

Background  PCIe를 사용하는 일부 시스템은 고가용성(high availability) 또는 무중단 운영이 필요합니다. 온라인 서비스 제공업체는 연간 몇 분 이하의 다운타임을 경험하는 컴퓨터 시스템을 요구합니다. 이러한 시스템을 구축하는 데는 많은 요소가 있지만, 장비의 신뢰성이 분명히 중요합니다. 이러한 목표를 달성하기 위해 PCIe는 다음과 같은 세 가지 중요한 기능을 제공하는 애드인(add-in) 카드용 Hot Plug/Hot Swap 솔루션을 지원합니다:시스템을 종료하지 않고 고장 난 확장 카드를 교체할 수 있는 방법수리 중 운영체제(O/S) 및 기타 서비스의 실행 유지고장 난 장치와 관련된 소프트웨어의 종료 및 재시작PCI가 널리 수용되기 이전에는 이러한 종류의 확장 카드 제거 및 교..

PCIe lane margining은 다운스트림 포트에서 업스트림 포트로, 그리고 다시 업스트림 포트에서 다운스트림 포트로의 각 수신기(Rx(A), Rx(B), Rx(C), Rx(D), Rx(E), Rx(F))에 대해 동작 여유(operating margin) 를 결정할 수 있게 해줍니다. 여유 정보에는 전압과 시간 모두가 포함되며, 이는 현재 수신기의 동작 위치에서 양방향으로 측정됩니다. 소프트웨어는 lane margin 및 제어 상태 레지스터를 통해 특정 수신기에 대한 제어 및 상태 정보를 얻습니다. 이 레지스터는 수신기와 관련된 포트에 해당합니다. command 를 이용하여,  timming의 left/right 또는 voltage 의 up/down의 the  sampling point a spec..