PCIe Blog

https://pcisig.com/events/pci-sig-developers-conference-korea-2024 PCI-SIG Developers Conference Korea 2024 | PCI-SIGSeptember 26, 2024         Seoul, South Korea Sofitel Ambassador Seoul Hotel PCI-SIG is returning to Seoul, South Korea on September 26, 2024. Members of the PCI-SIG community including systems architects, designers, engineers, and engineering manapcisig.com  PCI-SIG Developers Co..

https://www.youtube.com/watch?v=7q-BG-iVMEw 2:17 SK 하이닉스의 진격DRAM과 DRAM사이 Advaned MR-MUF 기술이 HBM3E에 적용될 것이다. 이 부분에 있어서 SK Hynix 가 더 강점이 있다.  열방출 2.5배 향상 생산성 3배 향상Packaing 기술이 다르다  TC-NC(삼성,마이크론), MR-MUF(하이닉스)삼성은 제품 퀄을 통과하지 못했고 (아마도 DRAM 자체 issue일 수 있다)마이크론은 퀄을 통과했다. HBM 는 커스터마이징 스타일의 전략이 필요한 제품삼성전자는 이 커스터마이징 트렌드에서 밀렸다. ACE 글로벌반도체TOP4PlusSOLACTIVE ETF에 삼성전자 비중이 줄고, SKH 비중이 늘어남 10:24 엔비디아 전망엔비디아는 경..

플래시 메모리가 의미론적 벽을 확장할 수 있습니까? 플래시 메모리는 DRAM보다 밀도가 더 높다는 장점이 있습니다. 하지만 DRAM과 플래시 메모리 사이에는 거대한 Semantic 의 벽이 존재합니다. 지금까지는 비용 효율적인 메모리 확장을 위해 플래시 메모리를 적용한다는 아이디어가 꿈이었습니다. 새롭게 떠오르는 CXL 인터페이스를 통해 플래시 메모리는 이 Semantic 의 벽을 뛰어넘어 고용량 및 비용 효율적인 메모리를 제공할 수 있습니다. CPU/GPU로 데이터를 전송하기 위해 거대한 메모리 공간과 높은 대역폭이 필요한 애플리케이션에 적합합니다. 대용량이 특징인 BiCS FLASH™ 3D 메모리를 사용하는 메모리 모듈을 CXL 인터페이스에 연결하면 CPU/GPU에 고밀도 및 고대역폭 데이터를 제공합..

병렬 처리 관련 정의된 용어임  컴퓨팅 및 병렬 처리에서 메모리 의미론은 공유 메모리 위치에 대한 액세스를 제어하거나 더 높은 수준에서 여러 스레드 또는 프로세서가 있는 공유 변수에 대한 액세스를 제어하는 ​​데 사용되는 프로세스 논리를 나타냅니다.[1] 트랜잭션 및 잠금의 상호 작용과 관련된 문제와 사용자 수준 작업을 정의하고 지정해야 하는 트랜잭션 메모리에 대해 메모리 의미 체계를 정의할 수도 있습니다.[2] https://en.wikipedia.org/wiki/Memory_semantics_(computing)#:~:text=In%20computing%20and%20parallel%20processing,of%20multiple%20threads%20or%20processors. Memory sem..

컴퓨터 아키텍처에서 캐시 일관성은 여러 로컬 캐시에 저장되는 공유 리소스 데이터의 균일성입니다. 시스템의 클라이언트가 공통 메모리 리소스의 캐시를 유지 관리하는 경우 일관되지 않은 데이터로 인해 문제가 발생할 수 있으며, 특히 다중 처리 시스템의 CPU에서 문제가 발생합니다. 위쪽 그림에서 두 클라이언트 모두 이전 읽기에서 특정 메모리 블록의 캐시된 복사본을 가지고 있다고 가정합니다. 맨 아래에 있는 클라이언트가 해당 메모리 블록을 업데이트/변경한다고 가정하면 맨 위의 클라이언트에는 변경에 대한 알림 없이 잘못된 메모리 캐시가 남을 수 있습니다. 캐시 일관성은 여러 캐시의 데이터 값에 대한 일관된 보기를 유지함으로써 이러한 충돌을 관리하기 위한 것입니다. 출처)Cache coherence - Wikipe..

서론  GhatGPT와 같은 LLM의 합습을 위해는, 데이터 직약접 작업을 해야하는데, 이러한 대량의 데이터를 빠르게 처리하고 분석하기 위해 서는 컴퓨팅 시스템에 대용량의 메모리를 요구한다.  기존 컴퓨팅 시스템 구조에서는 대용량 메모리 시스템을 구축하는 데 여려 제약 사항이 있다. 대용량의 메모리를 컴퓨팅 노드에서 사용하기 위해서는 CPU의 하드웨어적 특성 (메모리 컨트롤러 및 채널의 수 등)이 제약사항으로 작용하며, 이는CPU의 면적 및 전력 소모 증가 등 치명적인 비용을 요구한다. 최대치의 메모리 요구량을 기준으로 컴퓨팅 시스템을 구축하는 경우 대부분의 런타임 동안 상당한 양의 메모리가 사용되지 않는 메모리 오버프로비저닝(Memory Overprovisioning) 이 발생한다. 이와 관련하여, M..

5.5. L1 PM Substates L1 PM Substates establish a Link power management regime that creates lower power substates of the L1 Link state (see Figure 5-9), and associated mechanisms for using those substates. The L1 PM Substates are: L1.0 substate The L1.0 substate corresponds to the conventional L1 Link state. This substate is entered whenever the Link enters L1. The L1 PM Substate mechanism define..

CXL 에 대한 이야기는 아니고, DRAM 관련된 내용을 잘 정리해 주고 있습니다. trade-off performance, density, heat, cost, power comsumption increase bandwith - increase clock speed or increase IO pins. Three consideration to choose memory solution for a system. 1. Density 2. Performance - BW - Latency 3. Power Trend Before Now, Then Density Up Module A. Process node Advanced packing Performance - BW Up Higher clock Wide IO In..

3.1 CXL.io CXL.io는 I/O 장치에 대해 일괄되지 않은(non-coherent) 로드/저장 인터페이스를 제공합니다. Figure 3-1은 Flex Bus 계층 구조에서 CXL.io transaction layer가 존재하는 위치를 보여줍니다. 트랜잭션 유형, 트랜잭션 패킷 형식, 크레딧 기반 흐름 제어, 가상 채널 관리 및 트랜잭션 순서 지정 규칙은 PCIe* 정의를 따릅니다. 자세한 내용은 PCIe 기본 사양의 " Transaction Layer Specification" 장을 참조하세요. 이 장에서는 CXL.io에 사용되는 주목할만한 PCIe mode 또는 features들을 중점적으로 설명합니다.  3.1.1 CXL.io Endpoint CXL 대체 프로토콜 협상에 따라 작동 모드가 결..

4.21 SMART (Self-monitoring, analysis, and reporting technology) feature set S.M.A.R.T.에서 보고한 "현재", "최악" 및 "임계값" 값 정규화된 정성적 값입니다. 즉, 실제 섹터 수 등을 나타내지 않습니다. 대신 해당 측정항목의 값이 척도로 "얼마나 좋은지" 또는 "얼마나 나쁜지"를 나타내기 위한 것입니다. "현재" 및 "최악" 숫자의 경우 높을수록 항상 더 좋으며 일반적으로 일부 공통 척도(예: 0-100)로 정규화됩니다. 불행히도 S.M.A.R.T.의 문제점 중 하나는 다음과 같습니다. 이러한 세부 사항 중 많은 부분이 표준에 지정되어 있지 않으므로 특정 제조업체가 이러한 값에 사용하는 척도는 전적으로 해당 제조업체에 달려 있습니다..